摘 要： 从器件选择和电路设计两方面，设计了无线电导航接收机的高速数据采集模块，并利用集成在MATLAB中的CCSLink工具和作者开发的接收机板上的FPGA和DSP，设计了基于FPGA和DSP的测试软件，对ADC进行了可编程、数字化的性能测试。
　　关键词： 模数转换器；数据采集；性能测试；电路设计；CCSLink

　　模数转换器(ADC)是一种将模拟信号转换成数字信号的电路。随着数字信号处理技术的飞速发展，ADC在导航、雷达、软件无线电等领域得到极为广泛的应用。数据采集模块是无线电接收机中极其重要的一部分，对整个接收机的性能起到了举足轻重的作用。
1 器件选择及电路设计
1.1 器件选型
　　在无线电导航接收机中，往往需要同时接收一个强信号和一个频率与此毗邻的弱信号，因此要求中频ADC有一个较大的动态范围和很好的杂散抑制能力，有时又要求在较大的噪声背景下检测到微弱信号，所以又要求ADC具有较高的信噪比(SNR)。为此选用了ADI公司的一款14位高速、高精度的模数转换器AD9244^[1]。
　　AD9244具有高达750MHz的模拟输入信号带宽，在5V供电和65MS/s的采样速率下功耗仅为550mW。在65MHz的采样速率下，在奈奎斯特带宽内其信噪比不小于73dBc，无杂散动态范围（SFDR）不小于86dBc，并且AD9244具有很高的欠采样性能，在65MHz的采样速率下，输入信号频率为200MHz，其信噪比（SNR）不低于67dBc，无杂散动态范围（SFDR）不低于60dBc。
　　AD9244适合于处理峰峰值在1V～2V之间的模拟小信号，信号输入和时钟输入既可采用单端输入方式又可采用差分输入方式。其输出信号格式既可采用直接二进制形式，又可采用二进制补码形式，还具有输出信号的溢出指示位。因此，AD9244在具备高性能的前提下，又在设计上提供了极大的灵活性。
1.2 ADC外围电路设计
　　(1)模拟信号输入电路
　　ADC信号输入电路通常采用运放直流耦合方式和变压器或者电容交流耦合方式。考虑到运放为有源器件，其谐波失真和噪声相对于无源器件来说较大，而作为无源器件变压器的噪声和谐波失真是微乎其微的。采用变压器除了能起到隔离直流分量的作用外，还能起到将单端信号变为差分信号的作用。同时变压器还具有阻抗变换的作用，通过阻抗变换实现了与前端接入信号的阻抗匹配。因此电路设计中选用了Mini-Circuits公司的ADT1-1WT和ADT2-1T，并采用了两级变压器交流耦合方式。
　　AD9244的模拟信号输入端VIN+和VIN-互为反相，通常这两个信号输入端要偏置在一个共同的参考电压之上，这样做是为了使ADC内部电路工作在最佳状态并具有最好的温度特性。因此，在设计的电路中将变压器次级的中心抽头接到AD9244的VREF引脚上，从而在变压器的次级就得到了两个幅度相等但相位相反的差分信号，这两个信号分别接到VIN+和VIN-上。这种电路设计需要注意的是变压器的次级输出相对于中间抽头在幅度和相位上一定要有很好的对称性，否则ADC的量化输出将不能很好地反映出真正的输入信号。
　　(2)时钟信号输入电路
　　对于高速、大动态范围ADC来说，精密的时钟电路必不可少。影响采样时钟的质量有三个因素：一是频率稳定度，二是频率准确度，三是信号的前后沿抖动时间。AD9244的时钟输入既可采用单端形式又可采用差分形式，并且每个时钟输入端内部都有1.6V的共模电压。为了获得最佳的采样性能，通常ADC都采用差分时钟输入。因此，为了减小上述三个因素的影响并结合AD9244的特点，时钟源首先在FPGA内部经过锁相环倍频然后送入SY10EPT28L，SY10EPT28L能够在转换延迟不大于600ps的情况下，将LVTTL电平转换成差分LVPECL电平。由于SY10EPT28L和AD9244的CLK+和CLK-端的直流偏置电压不同，所以转换后的LVPECL电平还需经电容耦合，然后送入AD9244的CLK+和CLK-端。
　　(3)电源和数字信号输出电路
　　时钟、ADC的数字输出信号和后级的数字信号的跳变都会引起电源电流的急剧变化。由于印刷电路板的电源线和地线之间存在分布电阻、电容和电感，因此当变化的电流经过时就会产生变化的电压，造成电源产生较大的纹波。所以，在设计的电路中，AD9244的每一个电源管脚都就近对地去耦。为了防止AD9244数字输出电流过大，减小数字信号反射对其他信号的影响，在AD9244每个数字输出管脚都串接了一个33?赘电阻。
2 ADC数字化性能测试
2.1 测试系统原理
　　传统的测试方法是通过高精度的DAC来重构ADC的输出信号，然后用模拟的方法分析ADC的性能，这种方法复杂、精度低，能分析的性能指标也较少。从20世纪70年代起不少学者开始研究用数字信号处理技术来测试ADC的性能，主要方法有正弦波拟合法、FFT法和直方图法^[2]等。数字信号处理技术的运用使得ADC的性能测试变得数字化、软件化和灵活化。
　　本文提出了一种全新的数字化测试方法。测试系统是利用无线电导航接收机电路板上的FPGA、TMS320C6713DSP和DSP并口在线仿真开发系统、CCSLink工具，通过软件编程构成数字化的、可编程的ADC性能测试系统，其测试系统原理图如图1。

　　在该测试系统中，FPGA将双通道AD9244的采样数据整合成适合DSP存取的32位数据，DSP读取整合后的数据并存放在片内的存储空间，然后CCSLink读取DSP存储空间内的采样数据，在MATLAB内运用数字信号处理技术分析测试ADC的性能。
2.2 FPGA预处理设计
　　在该测试系统中，FPGA完成的主要功能是给AD9244提供采样时钟及整合AD9244采样后的数据。FPGA作为DSP和ADC之间的处理桥梁，为了保证其数据传输的实时性，在FPGA内部调用了一片双口RAM，其预处理示意图如图2。

　　预处理工作流程如下：锁相环输出的时钟除提供ADC采样外，还是整个数据采集模块的工作时钟。延时模块的作用是将PLL输出的时钟相对于采样时钟延时8个采样时钟周期，然后给后续的数据采集模块提供工作时钟。延时的原因是因为AD9244有八级的流水线延迟。地址产生模块在延时时钟的推动下，不断输出双口RAM的写地址，当写地址达到双口RAM的一半时，地址产生模块会输出一半满标志，触发中断产生逻辑输出DSP中断，同时中断产生逻辑自身还会产生一个上半满还是下半满的判断标志位，供DSP读取判断用。数据整合模块判断每一通道AD9244采样后数据的符号位，将每一通道AD9244采样后的14位数据符号扩展成16位，并将双通道AD9244采样数据整合成32位。地址产生模块和数据整合模块的输出都是采样时钟上升沿敏感的信号，为了保证写锁存信号有效时，写地址输入和写数据输入满足建立时间（setup time）和保持时间（hold time），将写锁存信号相对于延时模块输出时钟的上升沿延时半个采样周期。双口RAM是FPGA内嵌的宏模块，可以同时供DSP读取数据和存入AD9244采样后的数据，是真正意义上的双口RAM。
2.3 DSP软件设计
　　在导航接收机中，DSP采用TI公司的高速浮点处理器TMS320C6713，其工作主频可以达到300MHz，支持32位、16位、8位数据的存取。测试系统的DSP软件由汇编语言编写，访问的数据宽度由软件设定为32位，同时读取两路采样后的数据存入片内的存储空间，供CCSLink读取。
2.4 CCSLink工具介绍及开发流程^[3]
　　CCSLink工具把 MATLAB、TI开发环境(CCS)及目标DSP连接起来，允许开发者在MATLAB环境下完成对CCS和目标DSP的操作。开发者可以利用MATLAB中强大的可视化、数据处理和分析函数对来自CCS和目标DSP中的数据进行分析和处理，从而简化DSP软件开发的分析、调试和分析过程。CCSLink可以利用MATLAB的面向对象编程技术创建两种连接对象：CCS IDE连接对象和RTDX连接对象，实际上RTDX连接对象是CCS IDE对象的一个子类。由于CCSLink提供了许多函数对CCS IDE连接对象进行操作，这使得利用CCSLink工具开发测试系统变得简单、方便、快捷。其开发流程如图3。

2.5 FFT测试结果
　　采用信号发生器Agilent E4438C产生单频正弦信号，为了消除频谱泄漏，采用相干采样的方法^[4]。具体选择测试参数如下：f_in=162.5kHz，f_s=6.25MHz，输入Ain≈0dBFS，FFT的点数为500，k取素数13。
　　利用CCSLink工具，将采样数据点调入MATLAB，利用MATLAB的画图工具画出的输入信号时域图及作FFT后的频谱图和谐波噪声背景图^[5]如图4、图5、图6。

　　由图5可以看出，采用相干采样后完全消除了FFT后的虚假旁瓣对ADC性能测试造成的虚假影响。由图6可以看出，采样正弦波经过FFT后，直流分量、基波、各次谐波和噪声均清晰展现在频谱图上；在实际数据采集模块工程实现时，输入在接近满度甚至达到满度时，谐波分量会大大增加。由图6还可以看出，由于实验室的电磁环境较差，所以噪声和杂散波基底较大。
　　实践证明，通过频谱图可以方便地对数据采集模块的性能进行测试、分析，并做出相应改进，为后续的数字滤波提供设计依据。
　　对于高精度数据采集模块的设计，不仅要选择符合要求的高性能ADC，而且要对ADC周边的电路进行精细设计、精心调试，还要有相应的测试方法，能够直观、简捷、精确地测试出设计的数据采集模块的性能。本文仅通过频谱图对所设计的数据采集模块进行定性的分析，读者可根据这一测试方法，利用MATLAB强大的函数库和数字信号处理理论对数据采集模块进行定量分析。

参考文献
[1] 14-Bit，40MSPS/65MSPS A/D Converter AD92-44[EB/OL].http：//www.analog.com.
[2] BENETAZZO L，NARDUZZI C，OFFELLI C.A/D Converter performance analysis by a frequency-domain approach[J].
IEEE Transactions on Instrumentation and Measurement，1992，(6)：834～839.
[3] 李真芳，苏涛，黄小宇.DSP程序开发－MATLAB调试及直接目标代码生成[M].西安：西安电子科技大学出版社，2003.
[4] [美]A.V.奥本海姆，R.W.谢弗.数字信号处理[M].董士嘉，杨耀增，译.北京：科学出版社，1986.
[5] 王立宇，乐光新，詹菲.MATLAB与通信仿真[M].北京：人民邮电出版社，2000.