介绍一种TPC码迭代译码器的硬件设计方案,基于软判决译码规则,采用完全并行规整的译码结构,使用VHDL硬件描述语言,实现了码率为1/2的(8,4)二维乘积码迭代译码器,并特别通过硬件测试激励来实时测量所设计迭代译码器的误码率情况,提出了优化设计方案,和传统的硬件仿真方法相比大大提高了仿真效率.仿真结果证明该译码器有很大的实用性和灵活性. 



TPC码译码器硬件仿真的优化设计.pdf

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。